Категория: Программируемые логические матрицы
Введение
- назначение языка Verilog;
- основные понятия языка;
- другие HDL языки.
Описание компонентов на языке Verilog
- понятие «модуль» и входящие в его состав компоненты;
- порты;
- данные и их типы.
Присвоение значений. Числа и операторы
- представление чисел;
- основные операторы языка Verilog.
Поведенческое описание устройств
- постоянные назначения;
- процедурные назначения:
а) оператор initial;
б)оператор always;
- блокирующее и неблокирующее назначения;
- указание временных задержек;
- процессы, лист чувствительности процессов;
- оператор if – else;
- оператор case;
- операторы цикла;
- синхронные и асинхронные устройства;
- параллельные и последовательные блоки;
- процедуры и функции (подпрограммы).
Структурное описание устройств
- структурные уровни представления устройства;
- примитивы языка Verilog и способы их подключения;
- пользовательские примитивы;
- указание внутренних задержек.
Функциональное моделирование
- структура проекта, предназначенного для моделирования;
- файл стимулов;
- синтезируемые и несинтезируемые операторы.
Приложение
- системные процедуры и функции;
- директивы компилятора.
Курс состоит из теоретической и практической (лабораторной) части, рассчитан на пять занятий по 4 часа.
Запись на курс - 2049538, 2049363.
Контактные лица – Антонюк Александр Игоревич
Сроки начала курсов уточняйте по телефонам 2049538, 2049363.